# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-108318

(43) Date of publication of application: 20.04.1990

(51)Int.CI.

H03H 17/02

(21)Application number: 63-261784

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

18.10.1988

(72)Inventor:


**MURAKI KENJI** 

## (54) DIGITAL SIGNAL PROCESSOR

#### (57)Abstract:

PURPOSE: To gradually change the coefficients of respective filters and to reduce a gap generated in an output digital signal by supplying the filter coefficient which interpolates between the current filter coefficient and the new filter coefficient to the digital filter.

CONSTITUTION: When a control signal is inputted from a control signal input terminal 11, a filter coefficient control means 12 changes the filter coefficient according to the control signal. Based on the current filter coefficient and the new filter coefficient outputted by the means 11, a filter coefficient interpolating means 13 continuously and successively outputs the filter coefficients at every prescribed time, and interpolates the section between the coefficients. On the other hand, the digital signal inputted form a digital signal input terminal 14 is processed by a digital filter 15, and outputted from a digital signal output terminal 16. Thus, the coefficients of the respective filters are gradually changed, and the gap generated in the output digital signal is reduced.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# ⑩日本国特許庁(JP)

① 特許出願公開

## ⑫ 公 開 特 許 公 報 (A) 平2-108318

®Int.Cl.⁵

識別記号

庁内整理番号

④公開 平成2年(1990)4月20日

H 03 H 17/02

L 8837-5 J

審査請求 未請求 請求項の数 1 (全6頁)

69発明の名称

デイジタル信号処理装置

頭 昭63-261784 ②特

重 幸

願 昭63(1988)10月18日 22出

@発

個代 理

村 木

弁理士 栗野

大阪府門真市大字門真1006番地

大阪府門真市大字門真1006番地 松下電器産業株式会社内

松下電器産業株式会社 勿出 願

外1名

1. 発明の名称

ディジタル信号処理装置・

2. 特許額求の範囲

制御信号に応じてフィルタ係数を制御するフィ ルタ係数制御手段と、現在のフィルタ係数と前記 フィルタ係数制御手段が出力する新しいフィルタ 係数との間を補間して順に出力するフィルタ係数 **補間手段と、 前記フィルタ係数補間手段が出力す** るフィルタ係数によりディジタル信号を処理する ディジタルフィルタとを具備することを特徴とす るディジタル信号処理装置。

3. 発明の詳細な説明

産業上の利用分野

本発明は、オーディオ信号の処理を行なうディ ジタル信号処理装置に関するものである。

従来の技術

近年ディジタル信号を入出力することができる CDプレーヤ・DAT等のオーディオ機器が普及 . してきている。これらの機器の普及にともない、

ディジタル信号処理により音質調整を行なう機能 を備えたディジタル信号処理装置が開発されてい る。従来の技術としては、たとえば、特公昭63-1 8367号公報に示されている可変ディジタルフィル 夕がある。

以下、図面を参照しながら従来のディジタル信 号処理装置について説明する。

第5図は、従来のディジタル信号処理装置の標 成を示すブロック図である。 第5図において、 4 1は制御信号入力端子、42は制御信号に応じて フィルタ係数を制御するフィルタ係数制御手段、 43はディジタル信号入力端子、 44はディジタ ル信号を処理するディジタルフィルタ、 45 はデ ィジタル信号出力雄子である。

また、 ディジタルフィルタ 4 4 は、 たとえば、 第8図に示す構成のフィルタを用いる。 第8図に おいて、501はディジタル信号入力端子、50 2は入力信号とフィルタ係数aとの乗算を行なう 頭算器、503は入力信号を1サンプル遅延させ る遅延器、504は遅延器503の出力とフィル

# 特閒平2-108318(2)

以上のように構成された従来のディジタル信号 処理装置について、以下その動作について説明する。

まず、制御信号入力端子41から制御信号が入力される。フィルタ係数制御手段はこの制御信号に応じて新しいフィルタ係数を出力する。一方、ディッタル信号入力端子43から入力されたディ

$$e = \left\{ -1 + \frac{\pi \cdot f}{f \cdot Q} - \left( \frac{\pi \cdot f}{f} \right)^{2} \right\} / S \qquad \cdots (6)$$

$$S = \left\{ 1 + \frac{\pi \cdot f}{f \cdot Q} + \left( \frac{\pi \cdot f}{f} \right)^{-1} \right\} \cdots (7)$$

$$f_* = \frac{f_*}{\pi}$$
 tan  $\frac{\pi \cdot f_*}{f_*}$  ... (8)

ただし、f。はディソタル信号のサンプリング周波数、f。はイコライザの中心周波数、Qは共振の鋭さである。また、Kはイコライザの中心周波数でのゲインをG[dB](G>0)とした時に(B)式により与えられる。

ディジタル信号処理装置をハードウェアで実現する場合に、フィルタ係数制御手段としてマイクロコンピュータを利用することが多い。 この場合、フィルタ係数を(2)式~(6)式から計算するプロ

ジタル信号は、ディジタルフィルタ44で処理されて、ディジタル信号出力端子45から出力される。

ところで、 第 8 図に示すディグタルフィルタの 伝連関数 H(z) は(1)式で表わされる。

$$H (z) = \frac{a + b z^{-1} + c z^{-2}}{1 - d z^{-1} - e z^{-2}} \cdots (1)$$

ここで、フィルタ係数 a ~ e を(2)式~(8)式に 示すように与えればディンタルフィルタ 4 4 はパ ラメトリックイコライザとなる。

$$a = \{ 1 + \frac{\pi \cdot f}{f \cdot Q} (1 + K) + (\frac{\pi \cdot f}{f})^{2} \} / S. \qquad \cdots (2)$$

$$b = [-2 \{1 - (\frac{\pi \cdot f_*}{f_*})^2 \}] / S - (3)$$

$$c = \{1 - \frac{\pi \cdot f}{f \cdot Q} (1 + K) + \frac{\pi \cdot f}{f \cdot Q} \} \times S \qquad \dots (4)$$

$$d = 2 \left\{ 1 - \left( \frac{\pi \cdot f}{f} \right)^2 \right\} / S \quad \dots (5)$$

グラムは亞が多く、 さらに、十分な精度のフィルタ係数を得るには計算語長を長くしなければいけない。 このため、中心周波数、 共振の鋭さ、 中心周波数でのゲインなどをパラメータとしてあらかじめ計算したフィルタ係数の表を用いてフィルタ係数を制御することが多い。

#### 発明が解決しようとする課題

しかしながら上記の構成では、フィルタ係数が変化した直後にディジタルフィルタの特性が新しく設定したパラメータの特性に急に変化し、 出力ディジタル信号に大きなギャップを生じることがある。 このディジタル信号をDA変換した時にはショック音を発生するという問題点がある。

# 課題を解決するための手段。

上記課題を解決するために本発明のディジタル 信号処理装置は、制御信号に応じてフィルタ係数 を制御するフィルタ係数制御手段と、現在のフィ ルタ係数と前記フィルタ係数制御手段が出力する 新しいフィルタ係数との間を補間して順に出力す るフィルタ係数補間手段と前記フィルタ係数補間

特閒平2-108318(3)

手段が出力するフィルタ係数によりディジタル信号を処理するディジタルフィルタとを具備するとを特徴とするものである。

#### 作用

本発明のディジタル信号処理装置は、フィルタ 係数補間手段により現在のフィルタ係数とフィル タ係数制御手段が出力する新しいフィルタ係数と の間を補間するフィルタ係数をディジタルフィル タに供給することにより、ディジタルフィルタの 特性を変化させる際に各フィルタ係数が徐々に変 化することとなる。 従って係数を変化させても、 出力ディジタル信号に生じるギャップが小さくなる。

#### 実 施 例

以下、 図面を参照しながら、 本発明のディジタル信号処理装置について説明する。

第1 図は、本発明のディジタル信号処理装置の 構成を示すブロック図である。 第1 図において、 11 は制御信号入力端子、12 は制御信号に応じ てフィルタ係数を制御するフィルタ係数制御手段、

## する。

まず、制御信号入力端子11から制御信号が入力される。フィルタ係数制御手段12はこの制御信号に応じてフィルタ係数を変化させる。フィルタ係数補間手段13は現在のフィルタ係数とフィルタ係数制御手段11が出力する新しいフィルタ係数との間を補間して順に出力する。一方、ディジタル信号入力端子14から入力されたディジタル信号は、ディジタルフィルタ15で処理されて、ディジタル信号出力端子18から出力される。

ここで、フィルタ係数の補間方法について説明する。 第6 図に示したディジタルフィルタによりパラメトリックイコライザを実現するには、フィルタ係数を(2)式~(8)式のように決める。 第2 図、第3 図にディジタルフィルタ 15 のパラメータとフィルタ係数との関係の一例を示す。 第2 図(a), (b) は共振の鋭さ Qを1に固定、中心周波数をパラメータ (1kBz~10kHz,1/3 0ctx777)とし、機軸を中心周波数でのゲイン(-10dB~10dB)、縦軸をフィルタ係数の値とした図である。 第

13は現在のフィルタ係数とフィルタ係数制御手段12が出力する新しいフィルタ係数との間を補間して順に出力するフィルタ係数補間手段、 14 はディジタル信号入力端子、 15はディジタル信号を処理するディジタルフィルタ、 18はディジタル信号出力端子である。

ここでフィルタ係数制御手段 1 1 及びフィルタ係数補間手段 1 3 は例えばマイクロコンピュータによって実現され、制御信号入力端子より与えられた入力信号に基づいてフィルタ係数をフィルタ係数を切れんり係数に関立して、カータ係数と新しいフィルタ係数とに基づいて所定時間毎に連続してフィルタ係数を出力することによって補間を行うものである。

また、ディジタルフィルタ15は、たとえば、 従来例と同じく、第5図に示す構成のフィルタを 用いる。

以上のように構成された本発明のディジタル信 号処理装置について、以下その動作について説明

3 図は共振の鋭さ Q を 1 に固定、中心周波数での ゲインをパラメータ (-10dB~10dB、ldBステララプ)と し、 機軸を中心周波数 (1kHz~10kHz)、 縦軸をフ ィルタ係数の値とした図である。第2図、第3図 (a)~(e)は第5図のフィルタ係数 a~eに 対応する。第2図、第3図(a)~(e)からわ かるように、フィルタ係数とパラメータの関係は 隣合うパラメータ間では1次関数で近似できる。 そこで、 1 次関数の傾きに合わせて、 現在のフィ ルタ係数とフィルタ係数制御手段11が出力する新 しいフィルタ係数との間を補間すればよい。 すな わち、たとえば第2図のように中心周波数でのゲ インを変化させる場合には、 第4図に示すように まず現在のフィルタ係数をa、新しいフィルタ係 数b,フィルタ係数の傾きをc,ゲインの変化稲 を分割した変化幅をdとし(ステップ21)、 ス テップ22,23に進んでレジスタタに現在のフ ィルタ係数aを設定し、レジスタタの値にcとd を築じた値を加算してりとする。 そしてステップ 24に進んでこの傾きに応じてすとりを比較し、

## 特問手2-108318(4)

1 次関数の傾きは同一の 1 次関数で近似できる 区間に対しその区間の代表値を使える。 つまり第 2 図、第 3 図の曲線群を折れ線で近似できる。 た とえば、第 2 図(a)に示す中心周波数でのゲイ ンを変数とした場合には、フィルタ係数aは(-10 dB~-5dB)、(-5dB~0dB)、(0dB~5dB)、(5dB~ 10dB)、の 4 つの区間にまとめられる。 同様にフ

を示す図、第4図は本発明の一実施例によるフィルタ係数の補間機能を達成するマイクロコンピュータの動作を示すフローチャート、第5図は従来のディジタル信号処理装置の構成を示すブロック図、第6図はディジタルフィルタの構成例を示すブロック図である。

11.41…制御信号入力端子、 12.42 …フィルタ係数制御手段、 13…フィルタ係数 補間手段、 14.43,501…ディッタル信 号入力端子、 15.44…ディッタルフィルタ、 16.45,512…ディッタル信号出力端子、 502,504,506,509,511…乗算器、 503,505,508,510…遅延器、

代理人の氏名 弁理士 栗野 頂岑 ほか1名


ィルタ係数 b ~ e も 2 ~ 3 の区間にまとめられる。この場合フィルタ係数を固定小数点12ビット、領きを固定小数点8ビットで表わす場合には、共振の鋭さQを1に固定、中心周波数500 H z ~ 10 k H z、1/3 オクターブステップ、中心周波数でのゲイン-10~10 d B、1 d B ステップの範囲で満足できる補間が実現できる。

#### 発明の効果


以上のように、本発明のディッタル信号処理装置はフィルタ係数補間手段により現在のフィルタ係数とフィルタ係数制御手段が出力する新しいフィルタ係数との間を補間してディッタルフィルタに与えているため、ディッタルフィルタの特性の大幅な変化がなくなり、その出力をA/D変換してアナログ信号としてもショック音が発生することがなくなるという効果が得られる。


#### 4. 図面の簡単な説明

第1図は本発明のディジタル信号処理装置の構成を示すブロック図、第2図、第3図はディジタルフィルタのパラメータとフィルタ係数との関係



# 特別平2-108318(5)








# 特閒平2-108318(6)

第 3 図

第 4 図









41--制御信号スカ端子 43-- ディジタル信号 スカ端子 45---ディジクル信号 出力端子

第 5 図



50/ ― ディジタル信号スカ端子 502-564-584-509-511 ― 東箕森 503-505-508-510 -- 遅延限 507-― 加箕器

郊 6 図



-104-